|
由于FPGA與存儲器直接進(jìn)行高速數(shù)據(jù)交換。所以成在很多干擾因素，因此這也是很多 開發(fā)板速度很難提高的關(guān)鍵原因。所以我們在設(shè)計的時候盡量靠近FPGA芯片。這樣就最大限度減少因為布板所造成的干擾因素。 我們的開發(fā)板的SDRAM和FLASH采用獨立的總線.這樣就為初學(xué)者提供了更加方面靈活的設(shè)計途徑.同時開發(fā)板采用了獨特的跳線設(shè)計方式,可以在一塊 PCB板上使用EP1C6和EP1C12兩種不同容量的FPGA芯片,用戶在進(jìn)行設(shè)計的時候如果感覺資源不夠可以 選用大容量的FPGA芯片.
1。支持EPCS1和EPCS4
EP1C6選用EPCS1配置芯片,EP1C12選用EPCS1配置芯片。
2。16M Byte 高速SDRAM
一片4M×32Bit SDRAM ，最高133MHz讀寫速度；MT48LC4M32B
3。2M Byte 通用型FLASH 可以升級到4M BYTE
一片1M×16bit(64Mbit) AM29LV160，90ns讀寫速度； 可以配置為16位或8位模式.
靈活的頁面方式，可以用來存儲FPGA配置文件或者操作系統(tǒng)鏡像文件；
4、板上載有一個50M有源晶振。
由于EP1C6QC240C8芯片最高運行頻率80M。50M頻率是可以滿足大多數(shù)應(yīng)用的，由于我們沒有將晶振直接焊接在板上。而是通過晶振插座，所以用戶能夠方便的根據(jù)使用情況，更換不同頻率晶振。板上所有GCLK都已經(jīng)引出。如果和我們的EDA3.2主板進(jìn)行搭配連接,這樣就可以擁有5個以上的時鐘 源,并且可以方便的更換不同時鐘頻率。 |
